
M306NKT-EPBユーザーズマニュアル 4.ハードウェア仕様
RJJ10J0681-0200 Rev.2.00 2006.10.16
(2)マルチプレクスバスタイミング
表4.6および図4.5に、メモリ拡張モードおよびマイクロプロセッサモード(2ウェイト設定、外部領域をアクセス
し、かつマルチプレクスバスを使用した場合)のバスタイミングを示します。
表4.6 メモリ拡張およびマイクロプロセッサモード
(2ウェイト設定、外部領域をアクセスし、かつマルチプレクスバスを使用した場合)
実MCU[ns] 本製品[ns]
記 号 項 目
最 小 最 大 最 小 最 大
td(BCLK-AD)
アドレス出力遅延時間
50
←同左
th(BCLK-AD)
アドレス出力保持時間(BCLK基準)
4
←同左
th(RD-AD)
アドレス出力保持時間(RD基準) (注1)
←同左
th(WR-AD)
アドレス出力保持時間(WR基準) (注1)
←同左
td(BCLK-CS)
チップセレクト出力遅延時間
50
←同左
th(BCLK-CS)
チップセレクト出力保持時間(BCLK基準)
4
←同左
th(RD-CS)
チップセレクト出力保持時間(RD基準) (注1)
←同左
th(WR-CS)
チップセレクト出力保持時間(WR基準) (注1)
←同左
td(BCLK-RD)
RD信号出力遅延時間
40
←同左
th(BCLK-RD)
RD信号出力保持時間
0
←同左
td(BCLK-WR)
WR信号出力遅延時間
40
←同左
th(BCLK-WR)
WR信号出力保持時間
0
←同左
td(BCLK-DB)
データ出力遅延時間(BCLK基準)
50
←同左
th(BCLK-DB)
データ出力保持時間(BCLK基準)
4
←同左
td(DB-WR)
データ出力遅延時間(WR基準) (注2)
←同左
th(WR-DB)
データ出力保持時間(WR基準) (注1)
←同左
td(BCLK-ALE)
ALE出力遅延時間(BCLK基準)
40
←同左
th(BCLK-ALE)
ALE出力保持時間(BCLK基準)
-4
←同左
td(AD-ALE)
ALE出力遅延時間(アドレス基準) (注3)
←同左
th(ALE-AD)
ALE出力保持時間(アドレス基準) (注4)
←同左
td(AD-RD)
アドレス後RD信号出力遅延時間
0
←同左
td(AD-WR)
アドレス後WR信号出力遅延時間
0
←同左
tdz(RD-AD)
アドレス出力フローティング開始時間
8 15
注1. BCLKの周波数に応じて次の計算式で算出されます。
10
)(
105.0
9
−
×
BCLKf
[ns]
注2. BCLKの周波数に応じて次の計算式で算出されます。
()
50
)(
105.0
9
−
×−
BCLKf
n
[ns] nは2ウェイト設定の場合“2”
注3. BCLKの周波数に応じて次の計算式で算出されます。
40
)(
105.0
9
−
×
BCLKf
[ns]
注4. BCLKの周波数に応じて次の計算式で算出されます。
15
)(
105.0
9
−
×
BCLKf
[ns]
Page 79 of 104
Comentarios a estos manuales